En este vídeo te muestro cómo modelar un biestable tipo T simple con flanco de reloj negativo en Verilog.
This video shows how to model a simple T-flip-flop with negative clock edge.
01:53 Crear proyecto
03:59 Modelar comportamiento biestable tipo T en Verilog
13:22 Crear testbench
21:27 Simular comportamiento del biestable tipo T en ModelSim-Altera
26:27 Adaptar modulo para placa de desarrollo DE2 Altera Cyclone II
34:24 Programar binario
36:32 Comprobar funcionamiento en la placa de desarrollo DE2 Altera Cyclone II
Sígueme en GitHub: https://github.com/AqueronteBlog