Aquí os muestro como modelar el comportamiento de un contador binario de 4-bit síncrono mediante biestables J-K.
This video shows how to model a 4-bit synchronous binary counter using J-K Flip-flops
02:11 Crear proyecto
04:47 Modelar comportamiento del contador binario de 4-bit síncrono en Verilog
14:27 Crear testbench
24:24 Simular el modelo del contador binario de 4-bit síncrono en ModelSim-Altera
28:53 Adaptar modelo del contador binario 4-bit síncrono a la placa de desarrollo DE2
43:13 Programar modelo en la placa de desarrollo DE2
45:12 Comprobar el modelo del contador binario de 4-bit síncrono en la placa de desarrollo DE2 Altera de Terasic
Sígueme en GitHub: https://github.com/AqueronteBlog